摘要：某应用蓝牙技术的医疗监控系统中，单片机是其数据传输瓶颈。本设计采用FPGA取代了原系统的单片机和8255芯片，使数据传输速率提高了近10倍。文中讨论了设计的一些关键问题。 1 引言 在蓝牙体系的实现方案中， HCI意义重大，它以一个统一的接口实现主机设备与蓝牙模块之间的互操作。蓝牙HCI层定义了数据、命令、事件三类 .. [查看全文]

CPLD的时代 我在12年前，偶然接触PLD,没有想到自己居然就在这个行当里安身下来。可是这个行业也的确是个飞速发展的行业，十多年过去后，从当初的接近十家主要供应商，到今天已经激烈搏杀后，只有差不多如论坛题目一样的，成为了今天三足鼎立的局面。想来想去，决定以这个名字作为论坛的主题。同时也和大家分享我多年来的一 .. [查看全文]

1， 使用modelsim进行功能仿真 导入源程序和testbench进行仿真，并保存波形文件（.wlf） 2，使用synplify pro对硬件描述语言编译并生成netlist 综合前要注意对器件的选择，方法是在project－>implementation option中对要下载的器件和网表的生成情况进行选择。综合后的网表有两种： RTL级网表和门级网表（gate netlist），通 .. [查看全文]

`timescale 1ns / 1ps //////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date:17:01:38 10/09/06 // Design Name: // Module Name:ppeifir // Project Name: // Target Device: // Tool versions: // Description:用Verilog编写的fir滤波器程 .. [查看全文]

1) 打开一个工程文件。 2) 打开Settings设置栏，选择EDA Tools Settings下的Simulation栏。在右边出现的设置栏中将“Tool name”的下拉菜单选择“ModelSim(Verilog)”（如果工程用VHDL语言实现，则可以选择“ModelSim(VHDL)”；如果ModelSim使用的是for Altera的专用版本，则可以选择 .. [查看全文]

摘要：探讨了IP核的验证与测试的方法及其和VHDL语言在IC设计中的应用．并给出了其在RISC8框架CPU核中的下载实例 引言 在IC(integrated circuit．集成电路)发展到超大规模阶段的今天，基于IP(Intellectual Property，知识产权)核的IC设计及其再利用是保证SoC(system onchip，片上系统)开发效率和质量的重要手段。如果能对IP .. [查看全文]

当前，越来越多的通信系统工作在很宽的频带上，对于保密和抗干扰有很高要求的某些无线通信更是如此，随着信号处理器件的处理速度越来越快，数据采样的速率也变得越来越高，在某些电子信息领域，要求处理的频带要尽可能的宽、动态范围要尽可能的大，以便得到更宽的频率搜索范围，获取更多的信息量。因此，通信系统对信号处理 .. [查看全文]

锁存器 vhdl Library IEEE ; use IEEE.std_logic_1164.all ; ENTITY latchinf IS PORT ( enable, data : IN BIT; q : OUT BIT ); END latchinf; ARCHITECTURE maxpld OF latchinf IS BEGIN latch : PROCESS (enable, data) BEGIN IF (enable = '1') THEN q END IF; END PROCESS latch; END maxpld; [查看全文]

在我们团队负责的项目光栅传感器系统高频并行解调算法的FPGA实现中，需要直接频率合成模块，因此我们想在FPGA上实现一个DDS芯片的功能，最近在BASYS板上调通了DDS模块，在功能仿真过程中我们发现在ISE环境下编写VHDL时对信号赋初值对仿真是十分必要的。 由于参数的要求模块中用到了一个三分频电路。程序如下： library .. [查看全文]

1、引言 抽取滤波器广泛应用在数字接收领域，是数字下变频器的核心部分。目前，抽取滤波器的实现方法有3种：单片通用数字滤波器集成电路、DSP和可编程逻辑器件。使用单片通用数字滤波器很方便，但字长和阶数的规格较少，不能完全满足实际需要。使用DSP虽然简单，但程序要顺序执行，执行速度必然慢。现场可编程门阵列(FPGA .. [查看全文]

1 状态机的基本结构和功能 状态机是一类很重要的时序电路，是许多数字电路的核心部件。状态机的一般形式如图1所示。除了输入信号、输出信号外，状态机还包括一组寄存器，它用于记忆状态机的内部状态。状态机寄存器的下一个状态及输出，不仅同输入信号有关，而且还于寄存器当前状态有关。寄存器可以认为是组合逻辑和寄存器逻辑 .. [查看全文]

练习一．简单的组合逻辑设计 目的: 掌握基本组合逻辑电路的实现方法。 这是一个可综合的数据比较器，很容易看出它的功能是比较数据a与数据b，如果两个数据相同，则给出结果1，否则给出结果0。在Verilog HDL中，描述组合逻辑时常使用assign结构。注意equal=(a==b)?1:0,这是一种在组合逻辑实现分支判断时常使用的格式。 模块源 .. [查看全文]