用MAX+PLUSⅡ开发Altera CPLD
2013-02-01 邹于丰 6
【摘 要】 介绍利用MAX+PLUSⅡ软件对Altera公司的CPLD进行图形设计、编译以及在系统编程的基本方法和步骤。 【关键词】 MAX+PLUSⅡ软件,CPLD,在线编程 1 引 言 Altera公司是世界三大CPLD/FPGA厂家之一,它的器件能达到最高的性能和集成度,不仅仅因为采用了先进的工艺和全新的逻辑结构,还在于它提供了现代化的 .. [查看全文]
基于FPGA 实现PCI总线控制器
2013-01-31 赵敏 任作新 8
摘要:介绍用FPGA 实现PCI总线的方法.方法根据数字电路设计的自上而下的设计方法,用VHDL 实现,并在Xilinx的SpartenII器件中进行验证.结果与结论结果表明:用FPGA 实现PCI总线是经济可行的. PCI的含义为周边器件互连(Peripheral Component Interconnection).PCI总线规范1.0由Int口公司开发,现由一个工业厂商协会管 .. [查看全文]
FPGA异步时钟设计中的同步策略
2013-01-30 廖艳 王广君 高杨 4
1 引言 基于FPGA的数字系统设计中大都推荐采用同步时序的设计,也就是单时钟系统。但是实际的工程中,纯粹单时钟系统设计的情况很少,特别是设计模块与外围芯片的通信中,跨时钟域的情况经常不可避免。如果对跨时钟域带来的亚稳态、采样丢失、潜在逻辑错误等等一系列问题处理不当,将导致系统无法运行。本文总结出了几种同步 .. [查看全文]
甚于ARM和FPGA的全彩独立视频LED系统
2013-01-27 胡月华 谢彦峰 张忠林 10
目前,显示屏按数据的传输方式主要有两类:一类是采用与计算机显示同一内容的实时视频屏;另一类为通过USB、以太网等通信手段把显示内容发给显示屏的独立视频源显示屏,若采用无线通信方式,还可以随时更新显示内容,灵活性高。此外,用一套嵌入式系统取代计算机来提供视频源,既可以降低成本,又具有很高的可行性和灵活性, .. [查看全文]
Verilog HDL设计练习进阶(七)
2013-01-26 6
练习七. 在Verilog HDL中使用任务(task) 目的:掌握任务在结构化Verilog HDL设计中的应用。 仅有函数并不能完全满足Veirlog HDL中的运算需求。当我们希望能够将一些信号进行运算并输出多个结果时,采用函数结构就显得非常不方便,而任务结构在这方面的优势则十分突出。任务本身并不返回计算值,但是它通过类似C语言中形参与 .. [查看全文]
使用SignalTap II逻辑分析仪调试FPGA
2013-01-24 6
摘 要 :本文介绍了可编程逻辑器件开发工具Quartus II 中SingalTap II 嵌入式逻辑分析器的使用,并给出一个具体的设计实例,详细介绍使用SignalTap II对FPGA调试的具体方法和步骤。 关键字 : SignalTap;硬件调试;FPGA 1 概述 随着FPGA容量的增大,FPGA的设计日益复杂,设计调试成为一个很繁重的任务。为了使得设计尽快投入市 .. [查看全文]
使用 FPGA 控制 VGA 显示
2013-01-24 5
显示器因为其输出信息量大,输出形式多样等特点已经成为现在大多数设计的常用输出设备。在FPGA的设计中可以使用很少的资源,就产生VGA 各种控制信号。这个示例在 RHicSP2200BFPGA开发板/学习板上使用VGA接口在显示器上显示了文字以及简单的图形,可以作为VGA 显示设计的参考,如果在使用这个例子的过程中有任何问题都可 .. [查看全文]
cpld与PC机通讯vhdl代码
2013-01-23 8
--功能:实现cpld与pc机通讯 --原理:模拟232的发送时序每次发送10bits,一个开始位,八个数据位,一个停止位. --波特率:9600bps --环境:cpld器件:epm7128stc100-10,外部1m 时钟,pc机端:串口调试助手. --操作:从串口调试助手中发送一个byte.cpld接收到信号再返回到串口调试助手. --本程序仅供学习,不得用与商业. --作者:sages .. [查看全文]
FPGA逻辑设计注意事项列表
2013-01-23 潘登 7
这是一个在逻辑设计中注意事项列表,由此引起的错误常使得设计不可靠或速度较慢,为了提高设计性能和提高速度的可靠性,必须确定设计通过所有的这些检查。 可靠性 1. 为时钟信号选用全局时钟缓冲器BUFG! 不选用全局时钟缓冲器的时钟将会引入偏差。 2. 只用一个时钟沿来寄存数据 使用时钟的两个沿是不可靠的,因为时钟的某沿或者 .. [查看全文]
FPGA管脚分配需要考虑的因素
2013-01-23 5
在芯片的研发环节,FPGA验证是其中的重要的组成部分,如何有效的利用 FPGA 的资源,管脚分配也是必须考虑的一个重要问题。一般较好的方法是在综合过程中通过时序的一些约束让对应的工具自动分配,但是从研发的时间段上来考虑这种方法往往是不可取的,RTL 验证与验证板设计必须是同步进行的,在验证代码出来时验证的单板也必 .. [查看全文]
32位软核处理器NIOS II的以太网接口设计与实现
2013-01-22 陈小毛 陈尚松 14
摘要:本文阐述了32位软核处理器NIOS II以太网接口的实现方法,结合SOPC可以灵活配置的特点,定制了硬件系统,给出了软件设计的主要流程及部分实现要点。在FPGA上构建SOPC系统,并在NIOS II上移植了操作系统uClinux,编写了软件驱动程序,通过PC向片上可编程系统发数据包,可以从以太网接口获得所有数据包的返回信息。实 .. [查看全文]
基于FPGA/CPLD设计与实现UART(VHDL)
2013-01-20 22
1 引言 由于微电子学和计算机科学的迅速发展,给EDA(电子设计自动化)行业带来了巨大的变化。特别是进入20世纪90年代后,电子系统已经从电路板级系统集成发展成为包括ASIC、FPGA/CPLD和嵌入系统的多种模式。可以说EDA产业已经成为电子信息类产品的支柱产业。EDA之所以能蓬勃发展的关键因素之一就是采用了硬件描述语言(H .. [查看全文]

推荐文章
最新文章
热门文章
本站简介 | 意见建议 | 免责声明 | 版权声明 | 联系我们
CopyRight@2024-2039 嵌入式资源网
蜀ICP备2021025729号