Verilog中模组(module)的概念
2012-06-02 37
模组(module)的概念 -------------------------------------------------------------------------------- Verilog中的基本单元是模组(module)。 模组代表一些可以用硬体实践的逻辑实体。 例如,一个模组可以是一个逻辑闸、一个三十二位元计数器、一个记忆体子系统、一个机算机系统或是一个用网路相连的多部电脑。 模 .. [查看全文]
分频器的VHDL描述
2012-06-02 34
在数字电路中,常需要对较高频率的时钟进行分频操作,得到较低频率的时钟信号。我们知道,在硬件电路设计中时钟信号时非常重要的。 下面我们介绍分频器的VHDL描述,在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频。 LIBRARYIEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IE .. [查看全文]
Verilog代码编写规范
2012-06-02 48
一. 强调Verilog代码编写风格的必要性。 强调Verilog代码编写规范,经常是一个不太受欢迎的话题,但却是非常有必要的。 每个代码编写者都有自己的编写习惯,而且都喜欢按照自己的习惯去编写代码。与自己编写风格相近的代码,阅读起来容易接受和理解。相反和自己编写风格差别较大的代码,阅读和接受起来就困难一些。 曾有编程大师 .. [查看全文]
VCS仿真指南
2012-06-02 ahan 46
VCS-verilog compiled simulator是synopsys公司的产品.其仿真速度相当快,而且支持多种调用方式;使用的步骤和modelsim类似,都要先做编译,再调用仿真. Vcs包括两种调试界面:Text-based:Command Line Interface(CLI) 和 GUI-based(VirSim);仿真主要的两个步骤是编译,运行: >vcs design.v //编译verilog的源文件并且生成一个 .. [查看全文]
LED显示屏灰度控制系统在Nios II中的实现
2012-06-02 陈昌龙 臧传晟 61
摘要:介绍了LED显示屏灰度的显示方法, 着重于显示屏设计中驱动控制方式的若干算法参数。根据这些算法参数,从系统的角度提出LED显示屏灰度控制完整算法。给出基于Cyclone ii芯片的Nios II系统的设计框图,并得到在Quartus II中的仿真结果。 1 系统设计 LED显示屏控制系统由视频采集系统、主控系统、数据分配电路和LED恒流驱动电 .. [查看全文]
从实例中学习OrCAD-PSpice 10.3-AA(第7章 电应力工具)
2012-06-02 96
第7章 电应力(Smoke)工具的使用 电子电路在工作过程中,常因某(些)个元器件承受的热电应力超出其安全工作条件,降低其可靠性,严重地导致冒烟烧毁。因此,“冒烟报警”提高电路工作的可靠性,对一些安全性要求较高的电路(网络)采用降额设计已纳入电子工程师视野。本章结合电路实例简介可靠性、降额设计的基 .. [查看全文]
提高NC-Verilog仿真效率的技巧
2012-06-02 48
本文回顾了一些NC-Verilog的命令行选项,并说明这些选项如何影响仿真效率。同时,我们也展示了一些技巧,以帮助用户的NC-Verilog在最大效率下仿真一个设计和测试平台。 文中的命令行选项语法采用单步启动的方式(ncverilog +),这些选项也适合多步启动模式(ncvlog, ncelab, 或ncsim)。 安装最新发布的软件 首先确认你是否安 .. [查看全文]
串扰仿真的疑问
2012-06-02 43
对三根线进行串扰仿真,发现当victim nets 为high 时,如果aggressor net 为fall,则串扰比较小,如果aggressor net 为rise 时,串扰很大。同理当victim nets 为low 时,如果aggressor net 为rise,则串扰比较小,如果aggressor net 为fall 时,串扰很大。而且两者相差很大,实际上是不是这样的呢?那我们最终是不是要用大的那 .. [查看全文]
Xilinx公司FPGA设计技术问答
2012-06-02 24
问:我在ISE4.1中,用fpga express verilog编译的某些文件,用modelsimxe只能前仿,不能后仿,不知5.1i是否有改进? 答: 4.1i支持用Modelsim XE实现行为级仿真和时间仿真,5.1I也同样。请用热线(china_support xilinx.com)打开一个例子并在4.1i/Modelsim XE运行时间仿真以解决你的问题。 问:和5.1结合比较好的验证工具 .. [查看全文]
modelsim仿真ROM
2012-06-02 28
一、主要环境参数是 : modelsim SE 6.1b+Quartus II 5.1 SP2 HDL 是verilog。 器件是Stratix II EP2S90F1020 采用两种方法设计ROM,ROM的容量是1000×2×16bit。因为需要COS 和SIN 两种数据。 第一种采用Altera 的LPM 生成ROM,ROM 的内容也是利用Quartus 生成hex 文件,之所以不采用mif 文件的原因是因为在modelsim不 .. [查看全文]
基于MATLAB和Quartus II的FIR滤波器设计与仿真
2012-06-02 张园 王辉 68
在现代数字系统中,FPGA(现场可编程门阵列)以计算机为开发平台,经过设计输入、仿真、测试和校验,直至达到预期结果。本文使用MathWorks公司的MATLAB软件和Altera公司的FPGA开发软件Quartus II进行FIR滤波器的设计仿真,并给出了设计的一般步骤。该方法能够直观地检验滤波器的设计效果,提高设计效率,缩短设计周期。 .. [查看全文]
SPI串行总线接口的Verilog实现
2012-06-02 孙丰军 余春暄 44
摘 要:集成电路设计越来越向系统级的方向发展,并且越来越强调模块化的设计。SPI(Serial Peripheral Bus)总线是Motorola公司提出的一个同步串行外设接口,容许CPU 与各种外围接口器件以串行方式进行通信、交换信息。本文简述了SPI总线的特点,介绍了其4条信号线,SPI串行总线接口的典型应用。重点描述了SPI串行总线接口在一款 .. [查看全文]

推荐文章
最新文章
热门文章
本站简介 | 意见建议 | 免责声明 | 版权声明 | 联系我们
CopyRight@2024-2039 嵌入式资源网
蜀ICP备2021025729号