LIBRARY IEEE; USE IEEE.std_logic_1164.ALL; USE IEEE.std_logic_unsigned.ALL; USE IEEE.std_logic_arith.ALL; ENTITY step_motor IS PORT( f, p, d: INSTD_LOGIC:='0'; speed : inSTD_LOGIC_VECTOR(1 downto 0); coil : OUTSTD_LOGIC_VECTOR(3 downto 0) ); END step_motor; ARCHITECTURE behavior OF s .. [查看全文]

当前，越来越多的通信系统工作在很宽的频带上，对于保密和抗干扰有很高要求的某些无线通信更是如此，随着信号处理器件的处理速度越来越快，数据采样的速率也变得越来越高，在某些电子信息领域，要求处理的频带要尽可能的宽、动态范围要尽可能的大，以便得到更宽的频率搜索范围，获取更多的信息量。因此，通信系统对信号处理 .. [查看全文]

1， 使用modelsim进行功能仿真 导入源程序和testbench进行仿真，并保存波形文件（.wlf） 2，使用synplify pro对硬件描述语言编译并生成netlist 综合前要注意对器件的选择，方法是在project－>implementation option中对要下载的器件和网表的生成情况进行选择。综合后的网表有两种： RTL级网表和门级网表（gate netlist），通 .. [查看全文]

第6章 蒙特卡洛（Monte Carlo）工具的使用 PSpice一直重视所设计的电路，要能适合于批量生产的需要。现在PSpice10.3单独设立Monte Carlo工具，使这一项工作得到加强。本章先简介容差分析的基本概念，其后重点介绍Monte Carlo工具的使用方法。 6.1容差分析 前几章所述电路分析法时，已经提过只将元件视作理想元件按标称值进 .. [查看全文]

VCS-verilog compiled simulator是synopsys公司的产品.其仿真速度相当快,而且支持多种调用方式;使用的步骤和modelsim类似,都要先做编译,再调用仿真. Vcs包括两种调试界面:Text-based:Command Line Interface(CLI) 和 GUI-based(VirSim);仿真主要的两个步骤是编译,运行: >vcs design.v //编译verilog的源文件并且生成一个 .. [查看全文]

Nios II是一个用户可配置的通用RISC嵌入式处理器。在这儿，我引用了Altera公司关于NiosII的官方介绍： Altera推出的Nios II系列嵌入式处理器扩展了目前世界上最流行的软核嵌入式处理器的性能，把Nios II嵌入到Altera的所有FPGA中，例如StratixII、Stratix、CycloneII,Cyclone、APEX,ACEX和HardCopy系列器件中，用户可以获 .. [查看全文]

SDRAM接口的VHDL设计 RAM（随机存取存储器?犑且恢衷诘缱酉低持杏τ霉惴旱钠骷?，通常用于数据和程序的缓存。随着半导体工业的发展，RAM获得了飞速的发展，从RAM、DRAM(Dynamic RAM，即动态RAM)发展到SDRAM(Synchronous Dynamic RAM，即同步动态RAM)，RAM的容量越来越大、速度越来越高，可以说存储器的容 .. [查看全文]

构成并行乘法器的三个部分：部分积，华莱氏树，加法器。源程序也比较大，我也就挑这三个部分中的一些贴出来，我想这样也就足够了。如果各位网友，也想写的话，并且有困难的话，我将在能力范围之内提供帮助。这个乘法器我采用了5级流水线，10k20lab占用70%（其实还可以更少），速度46M（EP1C3可以跑到150M）。部分积：a .. [查看全文]

本文的实际编程环境：ISE 6.2i.03 ModelSim 5.8 SE Synplify Pro 7.6 编程语言 VHDL 在ISE 中调用ModelSim 进行仿真 一、 基本概念和基础知识 Testbench 不仅要产生激励也就是输入，还要验证响应也就是输出。当然也可以只产生激励，然后通过波形窗口通过人工的方法去验证波形，这种方法只能适用于小规模的设计。 在ISE 环境中， .. [查看全文]

交通灯控制器 /* 信号定义与说明： CLK： 为同步时钟； EN： 使能信号，为1 的话，则控制器开始工作； LAMPA： 控制A 方向四盏灯的亮灭；其中，LAMPA0~LAMPA3，分别控制A 方向的 左拐灯、绿灯、黄灯和红灯； LAMPB： 控制B 方向四盏灯的亮灭；其中，LAMPB0 ~ LAMPB3，分别控制B 方向的 左拐灯、绿灯、黄灯和红灯； ACOU .. [查看全文]

本文举例说明了如何用软件实现脉宽调制(PWM)，如何将该设计转换成一个可以在FPGA中运行的逻辑块，并能利用存储器映射I/O接口通过软件完成对该逻辑块的控制。通过理解本文讨论的概念和内容，没有太多硬件知识的软件开发人员也能掌握在FPGA上开发硬件的技能。 在不远的将来，嵌入式系统设计师将能够根据哪个更有利于解决设 .. [查看全文]

摘要：文章设计了一种可应用于逆变器的、用FPGA 实现的二阶全数字锁相环（DPLL）。此锁相环用比例积分方法替代传统锁相系统中的环路滤波（LF），用相位累加器实现数控振荡器（DCO）的功能。具有输出相位连续、分辨率高等优点。分析了它的原理和结构，给出了关键部件的verilog 代码及仿真结果。仿真结果表明了设计的正确性 .. [查看全文]