3、自动布局布线（APR）

步骤一：开启Quartus II，然后建立一个Project。

※先点选File，再点选New Project Wizard…。

※设定Work Directory，Project Name与Top-Level Entity Name，再按Next。

步骤二：加入设计文件。

※ 点选Add…，将Synplify合成出来的xxx.vqm加入，再按Next。

步骤三：设定相关的EDA Tools。

※在Tool Type点选Simulation，Tool Name点选ModelSim。

※ 点选Settings，将Time Scale设定为1 ns。

步骤四：设定Family。

※ 设定Family为Stratix，再按Next。

步骤五：设定Device。

※ 设定Device 为EP1S10F780C6，再按Finish，即可完成Project的设定。

步骤六：编译。

※ 点选Processing → Start Compilation，即可开始编译。

步骤七：完成编译。

※ 弹出下面窗口即代表编译完毕。

以上就是使用Quartus II对电路Netlist做APR的基本流程，并且利用设定仿真工具所产生的xxx.vo(Verilog Output File)与xxx.sdo(Standard Delay Output File)做后仿真。