(注意:通常 PCB Designer 不被允许修改线路设计.但有时为了紧急状况被要求在 Allegro 修改线路设计.一旦发生这种状况时,在 Design结束后一定记得回去修改线路图.否则会造成设计图和 PCB不同步的现象.建议采用 FronttoBack整合性完备及有比较能力的工具时,才能避免线路设计与 Layout 结果不同的情况.)

步骤:

1.设定环境变数:使用这项功能前必先启动 Logic_edit_enabled环境变数.

在 Allegro选择下拉式菜单指令 Setup>User Preferences…

在出现的窗口左边选择 Misc,并在右选的 Logic_edit_enabled的方格中勾选如下:

按 OK离开.

2.增加零件:

选择下拉式菜单的指令 Logic>Part Logic…

弹出的表格中列出几种选择零件的方式,我们以选择 Concept 零件为例.

选择Library name

.从 part table中选出 100 欧姆的零件.

.按close离开.

.按close离开 add component窗口

被选到的零件内容列示在 Part Modification Area如下:

.在 Part Selection Area的 RefDes Filter :输入 R*将列出 design中所有电阻零件的编号值作为参考.

.在 Part Modification Area的 RefDes栏位内填上 R19.

.按 Add将零件加入结果如下:

按 OK离开.

3.摆好零件

利用 Place指令选择 R19将它摆到 CPU如下:

4.修改连线关系-.

选择指令 Logic>Net Logic

在下图所指的 1的位置选择要被指定的 net,net name会出现在control panel 的 Option tab中.

注意:在 option tab的 pin下目前被设定为 assign的状态.

上图 2的位置输入表示指定这个 net连到 R19 pin 1.

在 option tab 的 net指定成 GND,并指定到 R19 pin2.

按滑鼠右键选择 done完成.

5. Back annotate线路图.

依照你所使用的前端线路图设计工具,采用适当的 Back annotate方式修改线路图.