一、 约束管理器(BACK-END) 在HDL的相应课程中约束是表格代替PCB中的Constraints设置让人容易理解，这里用SigXplorer图形化可以更深刻的理解约束的定义和为什么。 (一)、规划网络(根据Cadence教程) 1、简单规划： 选取要操作的网络显示：Display/Blank Rats/All隐藏所有的网络，打开约束管理器，Display/Show Rats/Net切 .. [查看全文]

一、 Allegro约束管理器(Front-Back) 一) Diff Pair 在Electrical Constraint Set工作薄中设置，约束集的值。 1、在NET下的Diff pair工作薄中选择一对NET，如下图，就创建了。 2、创建一个ECSets命名为ECSET1 3、Electrical Constraint Set下的每个工作薄中都有上图中的ECSET1的可设置项。加入需要的值。 1)、 Min/Max Pr .. [查看全文]