OrCAD Capture 原理图对话框中英对照
2012-07-26 60
OrCAD常用文档类型 *.opj—项目管理文件 *.dsn—电路图文件 *.olb—图形符号库文件 *.lib—仿真模型描述库文件 *.mnl—网络表文件 *.max—电路板文件 *.tch—技术档文件 *.gbt—光绘文件 *.llb—PCB封装库文件 *.log*.lis—记录说明文件 *.tpl—板框文件 *.s .. [查看全文]
批量替换ORCAD原理图中的器件封装
2012-07-26 周曙光 11
方法一 : 第一步:打开ORCAD 的设计工程文件,选中设计文件*.DSN,接着选择菜单Edit->Find…,弹出查找对话框; 第二步:在Find What 处添上你需要替换的封装名称,例如现在修改:SM/R_0603,在Scope 选择框中选择:Parts,然后点击OK; 第三步:弹出下面对话框,按照默认选项,点击OK; 第四步:在弹出的窗口中, .. [查看全文]
在ORCAD的原理图中提取元件到库中
2012-06-27 QQ:3005626 27
大家都知道在POWERPCB 中,要提取一个封装到元件库中是一件很方便的事,只要右击SAVE TO LIBRARY 就可以了! 但是有时候我们也需要将ORCAD 中的元件放到库中,应该怎么做呢! 首先建立一个自己的库, 这个很简单这里就不详细介绍了! 如果我们要将下图中的某个元件放到上面的库里。 我们图中选取这个元件放到库中: 我们右 .. [查看全文]
OrCAD Power PIN 的注意事項
2012-06-19 18
在 OrCAD Capture 建part时,其pin 的特性会影响后续在线路图的接线及转出的连线关系。 Part 的接点基本上可分 一般讯号PIN 与 电源讯号PIN 。 在使用时请特别注意其特性及差异。 一般讯号 PIN 指 Type 为 POWER 以外的一般讯号.需要接上 wire或port等才会有连线关系,或可用Place/No Connect宣告不接。 在同一颗 Part 中其 Pin na .. [查看全文]
ORCAD出网络表
2012-06-19 18
出有VALUE值的PADS2K网表: 1、原理图要符合的条件: A,在元件的VALUE的值与单位之间不能有空格和中横线,但可以用下横线. 2、 导出网络表: 注:1,{PCB footprint}与{Value}之间一定是 “,” ,不然在导入PADS中不能识别封装. 不能识别的网表: 正确的网表: [查看全文]
OrCAD问题集锦
2012-06-18 12
ORCAD 如何吃P-CAD2000 的檔案 詳細說明 請問如果要從P-CAD 轉到ORCAD 的格式有辦法嗎 在OrCAD 的Import 指令中有PDIF 的規格您可以由P-CAD 轉出PDIF 的格式再由OrCAD 讀入 在P-CAD 中有一些元件是OrCAD 中無法支援所以在Import PDIF 檔案時可能會因為元件無法支援而生錯誤造成檔案無法讀入所以在讀取PDIF 檔案時必須 .. [查看全文]
Cadence 仿真流程
2012-06-02 Poqi055 48
第一章 在Allegro 中准备好进行SI 仿真的PCB 板图 1)在Cadence 中进行SI 分析可以通过几种方式得到结果: Allegro 的PCB 画板界面,通过处理可以直接得到结果,或者直接以*.brd 存盘。 使用SpecctreQuest 打开*.brd,进行必要设置,通过处理直接得到结果。这实际与上述方式类似,只不过是两个独立的模块,真正的仿真软件是下面 .. [查看全文]
从实例中学习OrCAD-PSpice 10.3-AA(第二章 OrCAD 10.3...
2012-06-02 12
OrCAD10.3是OrCAD a Cadence product family 公司于2004年11月推出的电子设计自动化(EDA)软件系统。其中包括三个主要部分: 锁定元件信息系统的原理图输入器(Capture CIS); 模拟和混合信号仿真(PSpice A/D)和其高级分析(PSpice –AA); 印刷电路板设计(Layout Plus)形成Gerber文件可与Protel等PCB软 .. [查看全文]
Cadence的 EDA验证工具在 SOC设计中的应用
2012-06-02 叶 辉 6
摘要: 本文介绍了Cadence公司的NC-Verilog/Verilog-XL Simulator以及Signalscan在SOC设计中的应用。 关键词: SOC,协同验证(co-verification) 在ASIC 和 SOC 设计中,验证是极为重要的一环,Cadence公司的NC-Verilog仿真器(以及较早产品 Verilog-XL)是用来仿真用 Verilog 语言写的数字逻辑电路。该仿真器在 ASIC和SO .. [查看全文]
从实例中学习OrCAD-PSpice 10.3-AA(第4章灵敏度分析工具)
2012-06-02 16
想要调用PSpice–AA进行电路优化设计,一般是先进行灵敏度(Sensitivity)分析:以便确定电路中对电路特性影响最大的关键元件参数进行优化。OrCAD9.2以前版本的灵敏度分析,由于有大量数据输出问题没有解决,故只局限于作直流灵敏度分析,置于直流工作点分析内。 直流灵敏度分析:虽然电路特性完全取决于电路中的元器 .. [查看全文]
Cadence产品的介绍
2012-06-02 9
Cadence公司是一家eda软件公司。成立于1988年。其主要产品线从上层的系统级设计到逻辑综合到低层的布局布线,还包括封装、电路版pcb设计等等多个方向。下面主要介绍其产品线的范围。 1、板级电路设计系统 。 包括原理图输入、生成、模拟数字/混合电路仿真,fpga设计,pcb编辑和自动布局布线mcm电路设计、高速pcb版图的设计 .. [查看全文]
时序计算和Cadence仿真结果的运用
2012-06-02 余昌盛 刘忠亮 7
摘要:本文通过对源同步时序公式的推导,结合对SPECCTRAQuest时序仿真方法的分析,推导出了使用SPECCTRAQuest进行时序仿真时的计算公式,并对公式的使用进行了说明。 一、前言 通常我们在时序仿真中,首先通过时序计算公式得到数据信号与时钟信号的理论关系,在cadence仿真中,我们也获得了一系列的仿真结果,怎样把仿真 .. [查看全文]

本站简介 | 意见建议 | 免责声明 | 版权声明 | 联系我们
CopyRight@2024-2039 嵌入式资源网
蜀ICP备2021025729号