摘要： 本文介绍了Cadence公司的NC-Verilog/Verilog-XL Simulator以及Signalscan在SOC设计中的应用。 关键词： SOC，协同验证（co-verification） 在ASIC 和 SOC 设计中，验证是极为重要的一环，Cadence公司的NC-Verilog仿真器（以及较早产品 Verilog-XL）是用来仿真用 Verilog 语言写的数字逻辑电路。该仿真器在 ASIC和SO .. [查看全文]

第7章 电应力（Smoke）工具的使用 电子电路在工作过程中，常因某（些）个元器件承受的热电应力超出其安全工作条件，降低其可靠性，严重地导致冒烟烧毁。因此，“冒烟报警”提高电路工作的可靠性，对一些安全性要求较高的电路（网络）采用降额设计已纳入电子工程师视野。本章结合电路实例简介可靠性、降额设计的基 .. [查看全文]

--文件名：ADC0809.vhd --功能：基于VHDL语言，实现对ADC0809简单控制 --说明：ADC0809没有内部时钟，需外接10KHz~1290Hz的时钟信号，这里由FPGA的系 --统时钟（50MHz）经256分频得到clk1（195KHz）作为ADC0809转换工作时钟。 --最后修改日期：2004.3.20 library ieee; use ieee.std_logic_1164.all; use ieee.std .. [查看全文]

想要调用PSpice–AA进行电路优化设计，一般是先进行灵敏度（Sensitivity）分析：以便确定电路中对电路特性影响最大的关键元件参数进行优化。OrCAD9.2以前版本的灵敏度分析，由于有大量数据输出问题没有解决，故只局限于作直流灵敏度分析，置于直流工作点分析内。 直流灵敏度分析：虽然电路特性完全取决于电路中的元器 .. [查看全文]

摘要： 本文对Boot Loader的功能、操作模式等作了简单的介绍，重点对基于S3C44B0X内核的UP-NetARM3000上移植uCOS所设计的Boot Loader代码进行了深入的分析和研究，详细的介绍了这款Boot Loader的运行流程和工作机理，为成功装载嵌入式操作系统建立良好的软硬件环境。 一个完整的嵌入式系统包括嵌入式微处理器和外围支 .. [查看全文]

鉴于很多朋友反应，无法将OrCAD 中元件的Value导入到 PADS 中，所以下面我将做一下简单的介绍 （我使用的 OrCAD 10.5 版本，PADS是2005） 为每个元件指定PCB 封装，更详细说明 请参考 用Orcad做原理图，用PADS layout 特别要注意的是；添加 ,{Value} 注意 这里的逗号一定要是英文输入法下的逗号，Value这个字段要用大括号 .. [查看全文]

很多应用场合需要使用模/数转换器ADC 进行参数测量，这些应用所需要的分辨率取决于信号的动态范围、必须测量的参数的最小变化和信噪比SNR。许多系统中既有很宽的动态范围又要求测量出参数的微小变化，因此就必须使用高分辨率的ADC。然而，高分辨率的ADC 器件价格昂贵，若使用价格相对低廉的具有较低分辨率的ADC 器件，通 .. [查看全文]

下面是转的一个源码，俺没有细看，有兴趣的看看，讲讲如何 // author: Dandy Nee // mail:dandynee@yeah.net // module: HW KeyScan Module // version:0.1 // ************************** // all functions are provided as if okay // run at your own risk // ************************** // // problem:there is one keyva .. [查看全文]

对于移植 linux 到其它开发板的人来说，编写 boot loader 是一个不可避免的过程。对于学习 linux的人来讲，编写 bootloader 也是一个很有挑战性的工作。本文通过对 linux引导协议进行分析，详细阐述了如何编写一个可以在i386 机器上引导 2.4.20内核的基本的bootloader。 1.概述 linux运行在保护模式下，但是当机器启动复位的时候却 .. [查看全文]

第1章 安装 OrCAD 10.3 Release1.1 OrCAD 10.3 Release安装建议的计算机配置1.1.1 OrCAD 10.3 Release 窗口操作系统OrCAD 10.3 Release可以执行在下列2 种Microsoft 窗口操作系统：(1)Windows 2000(SP4)(2)Windows XP Professional, or Windows XP Home Edition注：OrCAD10.3 Release已不再支持Windows NT 窗 .. [查看全文]

第一章 在Allegro 中准备好进行SI 仿真的PCB 板图 1）在Cadence 中进行SI 分析可以通过几种方式得到结果： Allegro 的PCB 画板界面，通过处理可以直接得到结果，或者直接以*.brd 存盘。 使用SpecctreQuest 打开*.brd，进行必要设置，通过处理直接得到结果。这实际与上述方式类似，只不过是两个独立的模块，真正的仿真软件是下面 .. [查看全文]

一、建立原点座标 ：（用PADS 2005 打开没有layout BGA文件） 1.鼠标右键，点选"Select Traces/Pins",再点BGA的左上角的一个PAD 2.以这个PAD建立原点座标，Setup/origin. 二、选择BGA FANOUT 的层 ： Setup/Layers Setup,BGA一般放在TOP Component 层，Plane Typet 选No Plane ，Routing 选 Any，然后&ldq .. [查看全文]