从实例中学习OrCAD-PSpice 10.3-AA(第7章 电应力工具)
2012-06-02 42
第7章 电应力(Smoke)工具的使用 电子电路在工作过程中,常因某(些)个元器件承受的热电应力超出其安全工作条件,降低其可靠性,严重地导致冒烟烧毁。因此,“冒烟报警”提高电路工作的可靠性,对一些安全性要求较高的电路(网络)采用降额设计已纳入电子工程师视野。本章结合电路实例简介可靠性、降额设计的基 .. [查看全文]
51单片机控制DDS芯片AD9851的源程序
2012-06-02 24
;==================定义单片机与DDS芯片的连接======== DDS_DATA BIT P0.0 DDS_WCLK BIT P0.1 DDS_FQUD BIT P0.2 ;=================================================== ;==================定义DDS控制数据的存放地址======== DDS_DATA0 DATA 40H DDS_DATA1 D .. [查看全文]
S3C2410 bootloader(vivi)阅读笔记
2012-06-02 23
建议读一读《嵌入式系统Boot Loader技术内幕》(詹荣开著)。什么是Bootloader就不再这里废话了,看看上面的文章就明了了。 Bootloader有很多种,如本文将要阅读的vivi,除此之外还有uboot,redboot,lilo等等。Vivi 是韩国mizi公司专门为三星s3c2410芯片设计的Bootloader。 先来看看vivi的源码树: vivi-+-arch-+-s3c2410 |-D .. [查看全文]
AD器件一览表
2012-06-02 24
ADI 四象限乘法DAC型号后缀引脚封装位数电源电压(V)电源电流(mA)输出信号(电压/电流)线性(LSBs)外部基准接口方式缓冲器说 明零售价(元)8 位DACAD5300BRM8μSOIC8+2.7~5.50.150~+VDD(V)1+VDDSPI1真正的单电源,Rail to Rail输出26.00AD7523JN16DIP8+51I1/2±VREFP8-CMOS,8位乘法DAC28.00AD7524JN1 .. [查看全文]
S3C2410 bootloader全程详解
2012-06-02 33
网上关于Linux的bootloader文章不少了,但是大都是vivi,blob等比较庞大的程序,读起来不太方便,编译出的文件也比较大,而且更多的是面向开发用的引导代码,做成产品时还要裁减,这一定程度影响了开发速度,对初学者学习开销也比较大,在此分析一种简单的bootloader,是在三星公司提供的S3C2410 bootloader上稍微修改后的结果,编译 .. [查看全文]
时序计算和Cadence仿真结果的运用
2012-06-02 余昌盛 刘忠亮 28
摘要:本文通过对源同步时序公式的推导,结合对SPECCTRAQuest时序仿真方法的分析,推导出了使用SPECCTRAQuest进行时序仿真时的计算公式,并对公式的使用进行了说明。 一、前言 通常我们在时序仿真中,首先通过时序计算公式得到数据信号与时钟信号的理论关系,在cadence仿真中,我们也获得了一系列的仿真结果,怎样把仿真 .. [查看全文]
使用Flash Loader(JTAG模式)下载EPCS器件
2012-06-02 14
一般来说Altera公司Cyclone或者CycloneII系列FPGA相应的配置器件会选择EPCS系列串行FLASH。一般使用AS模式下载EPCS系列器件。但有时候可能遇到AS模式不能成功下载的案例,原理图以及PCB板都是按照推荐电路设计,这时候我们可以通过Flash Loader检验EPCS器件是否良好。即通过JTAG方式下载EPCS系列器件。如果这种方 .. [查看全文]
从实例中学习OrCAD-PSpice 10.3-AA(第9章 仿真的故障排...
2012-06-02 82
第9章 仿真的故障排除 在运行高级分析工具的过程中,由于操作失误、参数设置不合理等方面的原因,常常出现错误信息或者系统仿真不能运行等情况,用户往往得不到理想的分析结果,面对这些存在的难题,不能坐着发闷,要积极的解决问题。本章主要介绍运用故障排除分析工具解决存在问题的使用方法及高级分析中一般性故障的解决方 .. [查看全文]
ADC0809 VHDL控制程序
2012-06-02 64
--文件名:ADC0809.vhd --功能:基于VHDL语言,实现对ADC0809简单控制 --说明:ADC0809没有内部时钟,需外接10KHz~1290Hz的时钟信号,这里由FPGA的系 --统时钟(50MHz)经256分频得到clk1(195KHz)作为ADC0809转换工作时钟。 --最后修改日期:2004.3.20 library ieee; use ieee.std_logic_1164.all; use ieee.std .. [查看全文]
uCOS II就绪表(Ready List)分析
2012-06-02 27
3.0 就绪表(Ready List) 每个任务被赋予不同的优先级等级,从0级到最低优先级OS_LOWEST_PR1O,包括0和OS_LOWEST_PR1O在内(见文件OS_CFG.H)。当uCOS II初始化的时候,最低优先级OS_LOWEST_PR1O总是被赋给空闲任务idle task。注意,最多任务数目OS_MAX_TASKS和最低优先级数是没有关系的。用户应用程序可以 .. [查看全文]
基于过采样技术提高ADC分辨率的研究与实现
2012-06-02 李国 29
很多应用场合需要使用模/数转换器ADC 进行参数测量,这些应用所需要的分辨率取决于信号的动态范围、必须测量的参数的最小变化和信噪比SNR。许多系统中既有很宽的动态范围又要求测量出参数的微小变化,因此就必须使用高分辨率的ADC。然而,高分辨率的ADC 器件价格昂贵,若使用价格相对低廉的具有较低分辨率的ADC 器件,通 .. [查看全文]
从实例中学习OrCAD-PSpice 10.3-AA(第6章 蒙特卡洛工具...
2012-06-02 49
第6章 蒙特卡洛(Monte Carlo)工具的使用 PSpice一直重视所设计的电路,要能适合于批量生产的需要。现在PSpice10.3单独设立Monte Carlo工具,使这一项工作得到加强。本章先简介容差分析的基本概念,其后重点介绍Monte Carlo工具的使用方法。 6.1容差分析 前几章所述电路分析法时,已经提过只将元件视作理想元件按标称值进 .. [查看全文]

本站简介 | 意见建议 | 免责声明 | 版权声明 | 联系我们
CopyRight@2024-2039 嵌入式资源网
蜀ICP备2021025729号