摘要： 本文介绍了Cadence公司的NC-Verilog/Verilog-XL Simulator以及Signalscan在SOC设计中的应用。 关键词： SOC，协同验证（co-verification） 在ASIC 和 SOC 设计中，验证是极为重要的一环，Cadence公司的NC-Verilog仿真器（以及较早产品 Verilog-XL）是用来仿真用 Verilog 语言写的数字逻辑电路。该仿真器在 ASIC和SO .. [查看全文]

3.0 就绪表（Ready List） 每个任务被赋予不同的优先级等级，从0级到最低优先级OS_LOWEST_PR1O，包括0和OS_LOWEST_PR1O在内（见文件OS_CFG.H）。当uCOS II初始化的时候，最低优先级OS_LOWEST_PR1O总是被赋给空闲任务idle task。注意，最多任务数目OS_MAX_TASKS和最低优先级数是没有关系的。用户应用程序可以 .. [查看全文]

偶是PADS的新手，原来一直用protel。花了四天时间第一次用PADS2005画了一块大板子，开始确实有很多感觉不方便不熟悉的地方。现在算是入门了，也总结了一些经验和技巧。希望对PADS的新手能有所帮助。 1．布局时飞线（鼠线，connection）的处理。 Layout的缺省设置并不是让飞线最短化。一开始布元件时，飞线实在是密如蛛网 .. [查看全文]

想要调用PSpice–AA进行电路优化设计，一般是先进行灵敏度（Sensitivity）分析：以便确定电路中对电路特性影响最大的关键元件参数进行优化。OrCAD9.2以前版本的灵敏度分析，由于有大量数据输出问题没有解决，故只局限于作直流灵敏度分析，置于直流工作点分析内。 直流灵敏度分析：虽然电路特性完全取决于电路中的元器 .. [查看全文]

随着PCB设计的复杂程度和高速PCB设计需求的不断增加，越来越多的PCB设计者、设计团队选择Cadence 的设计平台和工具。但是，由于没有Protel数据到Cadence数据直接转换工具，长期以来如何将现有的基于Protel平台的设计数据转化到 Cadence平台上来一直是处于平台转化期的设计者所面临的难题。 在长期实际的基础上，结合现有 .. [查看全文]

实验任务 从ADC0804的通道IN+输入0－5V之间的模拟量，通过ADC0804转换成数字量在数码管上以十进制形成显示出来。 实验原理 ADC0804是8位全MOS 中速A/D转换器、它是逐次逼近式A/D转换器，片内有三态数据输出锁存器，可以和单片机直接接口。单通道输入，转换时间大约为100us。ADC0804转换时序是：当CS＝0许可进行A/D .. [查看全文]

ADI 四象限乘法DAC型号后缀引脚封装位数电源电压(V)电源电流(mA)输出信号（电压/电流）线性(LSBs)外部基准接口方式缓冲器说 明零售价(元)8 位DACAD5300BRM8μSOIC8+2.7～5.50.150～+VDD(V)1+VDDSPI1真正的单电源,Rail to Rail输出26.00AD7523JN16DIP8+51I1/2±VREFP8-CMOS,8位乘法DAC28.00AD7524JN1 .. [查看全文]

摘要：本文通过对源同步时序公式的推导，结合对SPECCTRAQuest时序仿真方法的分析，推导出了使用SPECCTRAQuest进行时序仿真时的计算公式，并对公式的使用进行了说明。 一、前言 通常我们在时序仿真中，首先通过时序计算公式得到数据信号与时钟信号的理论关系，在cadence仿真中，我们也获得了一系列的仿真结果，怎样把仿真 .. [查看全文]

多数现行微处理器、DSP、现场可编程门阵列都集成了硬件和软件资源，它们支持两种常见接口标准——SPI（串行外设接口）和I2C /SMBus——中的一种或两种。两种双线接口标准都有几个关键缺点。例如，I2C 在标准模式、快速模式、高速模式中的吞吐速率分别是 100kbps、400kbps或3.4Mbps，因此限制 .. [查看全文]