IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－>Language Template->COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库的模块，仿真时该文件也 .. [查看全文]

摘 要 ：　根据单片机I2C串行扩展的特点，在EDA软件MaxplusII的环境下，利用AHDL语言，建立IP核。此设计利用状态机实现，在给出设计的同时详细说明IP核的建立过程，并下载到芯片通过硬件试验验证。 由于CPLD数字设计结构化的趋势，将出现针对CPLD不同层次的IP(Intellectual Property)核。各个IP核可重复利用，可大大提高设 .. [查看全文]

基于NiosII 软核的SOPC（System On Programmable Chip）是Altera 公司提出的片上可编程系统解决方案，它将CPU、存储器、I/O接口、DSP 模块以及锁相环（PLL）的系统设计所必须的模块集成到一片FPGA 上，构成一个可编程的片上系统，使所设计的电路在其规模、可靠性、体积、功耗、功能、上市周期、开发成本、产品维护以及 .. [查看全文]

PCI总线是高性能的32/64位同步总线，具有严格的规范保证数据传输的可靠性，微处理器与高集成度的外围设备提供高速安全的接口，是迄今为止最成功的总线规范之一。 由于PCI总线协议非常复杂，目前实现PCI总线接口主要是使用两种方式：（1）采用专用接口芯片，如AMCC公司的S5933和PLX公司的9054、 9080。使用接口芯片开发 .. [查看全文]

摘要：采用数字化技术、在测控系统中用IP核实现D/A转换，并且在1片可编程逻辑器件中实现。它不受温度的影响，既可保持高分辨率，又可降低对电路精度和稳定度的要求，并减少元件的数量。 在各类电子系统中，数字电路所占比重越来越大。这主要是因为数字电路相对于模拟电路有一些突出的优点，例如： *数字电路中的有源器件工作 .. [查看全文]

摘要：随着集成电路制造技术迅速向亚微米发展, 产生了系统级集成的新概念, 为缩短系统级芯片的设计时间, 重复利用已有的设计, 核基设计方法被广泛采用。本文介绍了核的分类及核基FPGA 的设计流程, 讨论了软核的设计思路和使用特点, 并给出了设计实例。 前　言 几年前设计专用集成电路(ASIC) 还是少数集成电路设计工程师的事, 随 .. [查看全文]

首先说明资源使用： 1.硬件： 基于HY57V561620CT－H的128M PC133内存条； ALTERA公司的EP1C6Q240C8芯片； 2.软件： lattice标准SDRAM模块； QUARTUS4.0； 下面说明我的艰辛的调试之路，呵呵。 我是从4月份开始学习verilog语言，然后从网上广泛搜集SDRAM模块，下载的有altera公司，有lattice的。经过对比，我选择了 .. [查看全文]