第9章 仿真的故障排除 在运行高级分析工具的过程中，由于操作失误、参数设置不合理等方面的原因，常常出现错误信息或者系统仿真不能运行等情况，用户往往得不到理想的分析结果，面对这些存在的难题，不能坐着发闷，要积极的解决问题。本章主要介绍运用故障排除分析工具解决存在问题的使用方法及高级分析中一般性故障的解决方 .. [查看全文]

随着PCB设计的复杂程度和高速PCB设计需求的不断增加，越来越多的PCB设计者、设计团队选择Cadence 的设计平台和工具。但是，由于没有Protel数据到Cadence数据直接转换工具，长期以来如何将现有的基于Protel平台的设计数据转化到 Cadence平台上来一直是处于平台转化期的设计者所面临的难题。 在长期实际的基础上，结合现有 .. [查看全文]

Windows CE微软针对嵌入式领域推出的一款全新的操作系统。之所以说它是一款全新的操作系统，是因为尽管Windows CE的UI非常接近其它的桌面版Windows操作系统，但是它的内核完全是重新写的，并不是任何一款桌面版Windows的精简版本。 Windows CE是一种支持多种CPU架构的操作系统，其中包括ARM、x86、MIPS和SHx，极 .. [查看全文]

第7章 电应力（Smoke）工具的使用 电子电路在工作过程中，常因某（些）个元器件承受的热电应力超出其安全工作条件，降低其可靠性，严重地导致冒烟烧毁。因此，“冒烟报警”提高电路工作的可靠性，对一些安全性要求较高的电路（网络）采用降额设计已纳入电子工程师视野。本章结合电路实例简介可靠性、降额设计的基 .. [查看全文]

最近在调优龙ST2410的板子，总体来说，优龙的板子做的不错，技术支持也还可以～ 不过呢，优龙提供的WinCE BSP也只是在三星的公版BSP上少量修改而成的，虽然三星S3C2410能够提供3个UART支持，也就是说每个UART控制器都可以工作在Interrupt（中断）模式或DMA（直接内存访问）模式，但是三星提供的公版BSP上只添加了 .. [查看全文]

AXD Multi-ICE进行裸机程序调试的功效相信已经为大家所接受。uClinux内核比较裸机程序，有较大的不同。这里简单介绍如何用AXD源代码级调试uClinux内核。 所提到的uClinux版本是uClinux-dist-20030522.tar.gz，并且已经使用了www.dailzh.net上提供的patch。并且我有义务告诉您，这一调试方法可行，但尚需要完善。 步骤一： .. [查看全文]

因为嵌入式系统的环境要求，嵌入式操作系统一般需要提供可添加或可裁减的内核及其他功能，以能够让用户根据需要进行配置.目前，嵌入式微处理器种类很多，嵌入式操作系统要支持尽可能多的处理器，这就要完成操作系统针对不同处理器的定制. 本文分析了嵌入式操作系统Windows CE.NET的特点，并利用工具Platform Builder 4.2完 .. [查看全文]

第1章 安装 OrCAD 10.3 Release1.1 OrCAD 10.3 Release安装建议的计算机配置1.1.1 OrCAD 10.3 Release 窗口操作系统OrCAD 10.3 Release可以执行在下列2 种Microsoft 窗口操作系统：(1)Windows 2000(SP4)(2)Windows XP Professional, or Windows XP Home Edition注：OrCAD10.3 Release已不再支持Windows NT 窗 .. [查看全文]

Cadence公司是一家eda软件公司。成立于1988年。其主要产品线从上层的系统级设计到逻辑综合到低层的布局布线，还包括封装、电路版pcb设计等等多个方向。下面主要介绍其产品线的范围。 1、板级电路设计系统 。 包括原理图输入、生成、模拟数字/混合电路仿真，fpga设计，pcb编辑和自动布局布线mcm电路设计、高速pcb版图的设计 .. [查看全文]

摘要：本文通过对源同步时序公式的推导，结合对SPECCTRAQuest时序仿真方法的分析，推导出了使用SPECCTRAQuest进行时序仿真时的计算公式，并对公式的使用进行了说明。 一、前言 通常我们在时序仿真中，首先通过时序计算公式得到数据信号与时钟信号的理论关系，在cadence仿真中，我们也获得了一系列的仿真结果，怎样把仿真 .. [查看全文]

摘要： 本文介绍了Cadence公司的NC-Verilog/Verilog-XL Simulator以及Signalscan在SOC设计中的应用。 关键词： SOC，协同验证（co-verification） 在ASIC 和 SOC 设计中，验证是极为重要的一环，Cadence公司的NC-Verilog仿真器（以及较早产品 Verilog-XL）是用来仿真用 Verilog 语言写的数字逻辑电路。该仿真器在 ASIC和SO .. [查看全文]

摘要：555定时器作为应用广泛的一种数字一模拟混合集成电路，其原理分析比较复杂。作者在文中应用PSPICE对555定时器构成的施密特触发器、单稳态触发器和多谐振荡器的工作特性进行了仿真分析和研究，针对PSPICE 中555定时器构成的多谐振荡器不起振的问题提出了模拟振荡电路的有效起振方法，对电子电路的分析与设计具有一定 .. [查看全文]