电子设计自动化(EDA)技术是目前进行电子产品设计中所采用的主要技术．设计者利用它可以设计出更完美的产品，并且极大地缩短了设计周期。但是随着电子技术的不断发展，在设计中，特别是在高速PCB的设计中出现了一些新的问题。例如：延时、串扰、电磁干扰等物理设计问题，迫切需要提供一些仿真分析工具来解决这些问题。本文 .. [查看全文]

1、概要在进行PCB SI的设计时，理解特性阻抗是非常重要的。这次，我们对特性阻抗进行基础说明之外，还说明Allegro的阻抗计算原理以及各参数和阻抗的关系。2、什么是特性阻抗？2.1、传送线路的电路特性在高频率(MHz)信号中，把传送回路作为电路。 2.1.1、电阻R电阻R是指普通的导线带有的欧姆电阻。R = ρ・L / S　[Ω] (S: .. [查看全文]

1、 PCB 工艺规则 以下规则可能随中国国内加工工艺提高而变化 1.1.不同元件间的焊盘间隙：大于等于 40mil(1mm)，以保证各种批量在线焊板的需要。 1.2.焊盘尺寸：粘锡部分的宽度保证大于等于 10mil(0.254mm)，如果焊脚(pin)较高，应修剪；如果不能修剪的，相应焊盘应增大….. 1.3.机械过孔最小孔径：大于等于 6mil(0 .. [查看全文]

有时候出于编制生产设备程序的要求，例如插件机，需要将电路板设计文件旋转一个角度。但很多同事反映Cadence电路板设计文件旋转角度并不容易，经过我的仔细摸索，找到了解决办法，具体步骤如下： 1）电路板中锁定部分的解锁。先点击工具栏中的“Unfix”按钮，然后单击屏幕右侧的“Find”标签，点击&ld .. [查看全文]

第一章 在Allegro 中准备好进行SI 仿真的PCB 板图 1）在Cadence 中进行SI 分析可以通过几种方式得到结果： Allegro 的PCB 画板界面，通过处理可以直接得到结果，或者直接以*.brd 存盘。 使用SpecctreQuest 打开*.brd，进行必要设置，通过处理直接得到结果。这实际与上述方式类似，只不过是两个独立的模块，真正的仿真软件是下面 .. [查看全文]

摘要： 本文介绍了Cadence公司的NC-Verilog/Verilog-XL Simulator以及Signalscan在SOC设计中的应用。 关键词： SOC，协同验证（co-verification） 在ASIC 和 SOC 设计中，验证是极为重要的一环，Cadence公司的NC-Verilog仿真器（以及较早产品 Verilog-XL）是用来仿真用 Verilog 语言写的数字逻辑电路。该仿真器在 ASIC和SO .. [查看全文]

Cadence公司是一家eda软件公司。成立于1988年。其主要产品线从上层的系统级设计到逻辑综合到低层的布局布线，还包括封装、电路版pcb设计等等多个方向。下面主要介绍其产品线的范围。 1、板级电路设计系统 。 包括原理图输入、生成、模拟数字/混合电路仿真，fpga设计，pcb编辑和自动布局布线mcm电路设计、高速pcb版图的设计 .. [查看全文]

摘要：本文通过对源同步时序公式的推导，结合对SPECCTRAQuest时序仿真方法的分析，推导出了使用SPECCTRAQuest进行时序仿真时的计算公式，并对公式的使用进行了说明。 一、前言 通常我们在时序仿真中，首先通过时序计算公式得到数据信号与时钟信号的理论关系，在cadence仿真中，我们也获得了一系列的仿真结果，怎样把仿真 .. [查看全文]

随着PCB设计的复杂程度和高速PCB设计需求的不断增加，越来越多的PCB设计者、设计团队选择Cadence 的设计平台和工具。但是，由于没有Protel数据到Cadence数据直接转换工具，长期以来如何将现有的基于Protel平台的设计数据转化到 Cadence平台上来一直是处于平台转化期的设计者所面临的难题。 在长期实际的基础上，结合现有 .. [查看全文]