Fpga设计流程
2012-06-02 7
1, 使用modelsim进行功能仿真 导入源程序和testbench进行仿真,并保存波形文件(.wlf) 2,使用synplify pro对硬件描述语言编译并生成netlist 综合前要注意对器件的选择,方法是在project->implementation option中对要下载的器件和网表的生成情况进行选择。综合后的网表有两种: RTL级网表和门级网表(gate netlist),通 .. [查看全文]

本站简介 | 意见建议 | 免责声明 | 版权声明 | 联系我们
CopyRight@2024-2039 嵌入式资源网
蜀ICP备2021025729号